7纳米之下,昂贵的光罩成本不改EUV设备光明前景

根据一项最新公布的调查结果，芯片产业高层对于极紫外光(extreme ultraviolet lithography，EUV)微影以及多电子束光罩写入技术(multibeam mask writers)越来越乐观，认为在生产尖端半导体组件变得越来越复杂与昂贵的此时，新一代系统将有助于推动工艺演进。

上述调查是由产业组织eBeam Initiative在今年夏天执行，对象为75位半导体产业菁英；有75%的受访者表示，他们预期EUV将会在2021年以前被量产工艺应用。也有1%的受访者认为EUV不会问世，但该数字已经比2016年的6%低了许多；2014年进行的调查更有35%受访者不看好EUV技术。

产业界资深人士、eBeam Initiative发言人Aki Fujimura表示，他认为EUV毫无疑问将会在接下来几年开始应用于7纳米以下工艺。包括英特尔(Intel)、三星(Samsung)以及台积电(TSMC)已经对EUV技术开发商ASML投资了数十亿美元；ASML并为了EUV开发收购了光源技术供货商Cymer，以推动目前复杂且昂贵的技术更向前迈进。

Fujimura是一家利用GPU加速光罩缺陷修复的半导体设备业者D2S的执行长，他指出：“在过去几年，7纳米与5纳米的问题越来越糟糕，大家终于承认我们必须要让EUV成真，否则整个产业都会遇到麻烦。”

一项针对75位芯片产业具影响力高层的调查显示，厂商对EUV技术实现量产的态度越来越乐观（来源：eBeam Initiative）

转变的过程不会太容易；芯片厂商们预期在7纳米工艺节点仍将采用现有的浸润式微影步进机，之后在某些工艺步骤改用EUV，以降低对多重图形的需求。Fujimura表示：“EUV是如此新颖的技术，需要在机器设备以及生态系统的庞大投资才能支持，并非一蹴可几；你必须一步步慢慢来，而不是马上就要求EUV做到最好。”

根据另一项针对前十大光罩制作厂商的调查显示，过去12个月来，光罩制造商已经制作了1041个EUV光罩，该数字在上一个年度是382；此外EUV的光罩良率目前为64.3%，而同期间曝光的46万2792个光罩平均良率则为94.8%。对此Fujimura表示，如果把该数字看做新创公司的获利率，可能有人会说64.3%是令人惊艳的高水平。

对EUV仍抱持怀疑态度的产业界人士已经几乎不存在（来源：eBeam Initiative）

芯片产业界高层们也对多电子束光罩写入技术前景乐观，预期该技术能在2019年底以前获得量产工艺采用，只比2016年调查时所预测的晚一年；今年的调查也显示，现有的可变形电子束(variable shaped beam，VSB)光罩写入技术，会比预期使用更长时间。

这种转变是由于先进工艺节点的光罩组成本急遽上升，然而调查也显示，光罩业者指出光罩写入次数大致看来维持稳定。Fujimura表示，光罩写入次数在掌控中，部份是因为最新的VSB系统达到了1200 Amps/cm2的性能。

不过数据集以及缺陷增加，在先进工艺节点会延长光罩周转时间(mask turnaround times)；Fujimura指出：“每一个关键层的光罩成本逐渐上升，光罩的数量也变得非常高。”确实，如受访者所言，7~10纳米节点的光罩层数平均为76，有一家厂商甚至表示达到112层；20纳米平面工艺的平均光罩层数为50，而130纳米节点平均光罩数则为25层。

越精细先进工艺节点所需光罩数越多（来源：eBeam Initiative）

“超过100层的光罩真是非常荒谬；”Fujimura表示：“我们会看到EUV量产之后将发生什么事；”EUV需要的光罩层数会低于浸润式微影，但EUV光罩会更复杂，成本也更高昂。在此同时，调查显示7~10纳米工艺的光罩周转时间会延长到12天，这有部份原因是数据准备(data preparation)所需时间平均达到约21小时。

此外当芯片工艺来到7纳米，光罩工艺校准(mask process correction，MPC)现在已经成为惯例需求；根据调查显示，此步骤平均需要额外的21小时：“MPC需求激增，添加这个额外步骤也会带来额外的运作时间。”