电子元器件基础知识大全电子元器件采购基本知识-Ameya360电子元器件采购网

MathWorks携手瑞萨：通过基于模型的设计与<span style='color:red'>硬件</span>支持包（HSP）加速瑞萨MCU的开发与部署

行业新闻

MathWorks携手瑞萨：通过基于模型的设计与硬件支持包（HSP）加速瑞萨MCU的开发与部署

　　嵌入式控制系统的设计与验证正变得日益复杂。工程师在使用仿真工具与实体硬件协同工作的同时，必须在实时性能、系统安全性和开发速度之间取得平衡。基于模型的设计(MBD)通过支持工程师在早期阶段对算法进行仿真、测试和迭代，有效应对了这些挑战。在设计初期对算法进行建模，基于合成数据进行仿真和结果可视化，有助于提升对系统设计的信心，并与传统以大量原型为主的工作流程相比，大幅降低了后期出现复杂问题的风险。　　在瑞萨，我们很高兴地宣布：我们与MathWorks®合作，由MathWorks开发的作为Simulink®全新插件的瑞萨RA微控制器(MCU)嵌入式编码器支持包和RH850 MCU嵌入式编码器支持包，现已随MATLAB® R2026a版本正式发布。这些支持包通常被称为硬件支持包(HSP)，使工程师能够将Simulink模型直接部署到受支持的瑞萨RA和RH850微控制器上，大幅简化了从算法开发到嵌入式实现的过渡过程。　　什么是基于模型的设计(MBD)　　以及为什么要使用它?　　基于模型的设计(Model-Based Design，MBD)是一种基于数学和可视化的方法，用于在Simulink中设计复杂系统，并在构建物理原型之前对系统进行仿真和测试。MBD已被广泛应用于工业自动化、机器人技术和汽车工程等多个行业。　　例如，工程师在开发一款新型集成式洗烘一体机系统时，需要考虑在不同洗涤和烘干程序中应启用哪些电机、系统在不同衣物负载下(如厚重的床上用品与较轻的夏季衣物)如何运行，从而确保主滚筒电机能够高效驱动等多个因素。在电动自行车(e-bike)系统的开发过程中，工程师必须综合考虑电机驱动、制动接口、照明控制，以及在不同路面条件和天气环境下的牵引性能。　　如果不采用基于模型的设计方法，上述许多测试就必须依赖实体硬件和原型来完成。每一次设计变更都需要重建和重新测试硬件，这不仅增加了成本，也延长了开发周期。　　相比之下，通过在Simulink中对系统进行建模和仿真，工程师可以在设计早期阶段评估系统在不同负载和使用场景下的性能。这能够减少设计迭代次数、降低成本，并加快产品上市时间。　　Simulink的基于模型的设计环境　　从基于模型的设计到真实硬件落地　　对于嵌入式系统而言，MBD的真正价值体现在：经过验证的模型能够顺利部署到具备量产能力的硬件上。在这一过程中，建模工具与微控制器之间的深度集成显得尤为关键。　　许多开发工作通常始于以下应用领域：　　● 电机控制(工业系统、HVAC、机器人)　　● 汽车系统(xEV、电机运动控制、动力总成、区域控制器和域控制器)　　● 实时控制应用　　这些应用需要对实时行为有深入了解，有效利用MCU资源，并确保在仿真中验证过的算法在部署到实际硬件后能够按预期方式运行。　　MathWorks为瑞萨MCU提供的硬件支持包　　为弥合仿真与嵌入式部署之间的差距，MathWorks为瑞萨RA和RH850微控制器提供了两款专用的硬件支持包——瑞萨RA微控制器嵌入式编码器支持包和RH850微控制器嵌入式编码器支持包。这些HSP使工程师能够将Simulink模型直接在受支持的瑞萨器件上执行、测试并完成部署。　　从支持RA6T2电机控制MCU和RH850/U2A汽车级MCU开始，这些HSP为算法驱动开发提供了理想的切入点，适用于对实时和性能要求极高的应用场景。　　MathWorks的硬件支持包包括：　　● 片上外设模块，利用瑞萨RA智能配置器(用于RA控制器)和第三方MCAL工具(用于RH850控制器)将Simulink模型与外设配置进行连接　　●自动化构建与部署，无需手动集成生成算法代码与驱动代码　　● 自动生成量产级ANSI/ISO C代码，帮您将精力更多聚焦于功能实现，而非编码　　● PIL(Processor-in-the-Loop)验证，确保模型与生成代码在数值上的一致性，便于查看和对比标准仿真与PIL仿真的结果。同时通过性能分析功能，深入了解代码在目标控制器上的执行时间和内存使用情况。　　通过这些能力，工程师可以始终保持在一个统一的、基于模型的工作流程中——从算法设计与仿真、到验证、再到最终的硬件部署。　　如何快速上手　　从系统级设计入手　　从系统层面开始，一旦确定了需求，例如需要驱动多少个电机、控制器需要与哪些组件和子系统进行接口等，大多数工程师都会着手参考并构建符合自身需求的系统架构。瑞萨的成功产品组合系统框图可以为工程师提供起点框架，帮助工程师专注于系统行为和控制策略的规划。通过这些系统框图，工程师可以轻松过渡到Simulink等基于模型的设计环境。　　以洗衣机或烘干机系统为例，电机控制器不仅需要驱动主滚筒电机，还必须与阀门、传感器以及各类安全组件进行交互。工程师可以以系统框图为指导，将这些子系统映射到Simulink中，并将其与相应的MCU外设资源关联起来——例如模数转换器(ADC)、脉宽调制器(PWM)、通用输入/输出接口(GPIO)以及中断等，这些外设在RA6T2等器件上均可用。　　采用PFC成功产品组合的瑞萨集成式　　洗烘一体系统系统框图　　硬件支持包中片上外设模块的信息示意图，　　用于为硬件目标定制Simulink模型　　评估与调优系统行为　　在完成系统和外设的建模之后，工程师可以使用Simulink对实时信号进行监控，并直接调整控制参数。通过以监控与调优模式(Monitor and Tune)运行模型，工程师能够观察系统在不同工况下的行为表现，同时修改控制器增益等参数，并且这些修改会即时反映到硬件上。这种方式避免了每次参数调整都需要重新生成和编译代码，从而加快了调优速度。　　以洗衣机或烘干机应用为例，滚筒电机在多种变化条件下都必须保持稳定且可预测的运行状态，例如不同负载重量(轻载、重载或负载不均)、加速进入高速脱水过程中的动态变化等。诸如控制增益等参数决定了控制器(如RA6T2)对系统变化的反应能力。通过在Simulink中对增益参数进行建模和调整，工程师可以直观地分析系统行为：例如，当增益设置过低时，重负载是否会导致电机响应滞后或转速下降，或者当增益设置过高时，系统是否对微小误差产生过度校正。　　在Simulink中进行增益参数调整及仿真演示　　使用PIL(Processor-in-the-Loop)验证设计　　在完成算法开发与仿真之后，可以通过PIL(Processor-in-the-Loop)验证来确认生成的代码能够在目标瑞萨处理器上正确运行。在这一阶段，编译后的代码会运行在实际的MCU上，并将其行为与仿真结果进行对比。PIL验证有助于验证执行时序、内存使用情况和数值行为，弥合软件模型与硬件测试之间的差距。　　PIL验证结果示例　　部署瑞萨硬件　　完成PIL验证之后，工程师即可将模型直接部署到瑞萨的开发板上。借助MathWorks硬件支持包，代码生成和部署可通过Simulink一键完成，从而在多种平台(例如RA6T2 MCU的灵活电机控制套件和RH850/U2A入门套件)实现高效的快速原型开发。　　利用Simulink在瑞萨硬件上部署模型　　总结与资源　　借助MathWorks提供的硬件支持包，工程师可以在熟悉的Simulink环境中设计复杂的嵌入式系统，并高效地将其部署到瑞萨器件上。这种基于模型的工作流程有助于减少开发迭代、提前发现问题，并加快从算法设计到量产级硬件实现的过渡过程。　　探索RA6T2或RH850/U2A开发板，下载相应MathWorks硬件支持包，您便能即刻开始开发基于模型的电机控制。

关键词：

瑞萨

发布时间：2026-04-30 09:15 阅读量：270 继续阅读>>

纳芯微丨SafeNovo® 功能安全系统中的芯片选型考量：从系统概念到<span style='color:red'>硬件</span>要素评估

行业新闻

纳芯微丨SafeNovo® 功能安全系统中的芯片选型考量：从系统概念到硬件要素评估

　　随着汽车电子电气系统复杂度的不断提升，功能安全已成为汽车行业不可或缺的技术要求。ISO 26262标准作为汽车功能安全的基石，为电子电气系统的安全开发提供了全面框架。　　在此框架下进行系统设计时，开发团队首先面临一个非常实际的芯片选型问题：针对系统中需要实现的安全功能，是应直接选用符合特定ASIL等级的功能安全芯片，还是可以采用满足质量管理(QM)级别的芯片来实现?这一决策将深刻影响系统的安全架构与开发路径。　　本文将从系统安全概念、ISO 26262硬件要素评估方法论及典型测试实践三个层面展开解析，为功能安全系统中的芯片选型提供系统化的考量框架与决策依据。　　功能安全系统的整体性逻辑　　ISO 26262标准强调的是系统层面的安全属性，安全目标，或高层级的安全需求，通常是赋予一个完整的安全功能，而该功能往往由多个硬件、软件组件协同实现，并非依赖于单一芯片。　　无论哪个层面，实现功能安全的核心之一都是设计和验证一系列安全机制。这些机制用于检测、诊断和控制系统内可能发生的危险故障。从系统视角来看，芯片内部的诊断功能是这些机制的一部分，但绝非全部。系统层面的安全需求通常需要结合硬件和软件安全机制共同满足。　　以一个ASIL D电驱系统为例。在逆变器层面，其关断路径通常按照ASIL等级分解进行分级执行：　　Primary Shut Off Path ASIL A(D)：用于处理非严重故障。常见方案是通过MCU发送PWM波控制6个驱动芯片进入相应安全状态(ASC或Freewheeling)　　Redundant Shut Off Path ASIL C(D): 冗余关断路径，仅在MCU失效、关键供电异常或主关断路径失效等严重故障时触发。此路径通常设计为纯硬件控制，通过硬件安全逻辑电路直接驱动芯片的特定安全引脚(例如副边或原边的ASC pin)。　　Note：　　上述ASIL等级分解非唯一方案，仅做示例。　　安全状态的成功进入不由单个驱动芯片承担，此处不针对单个驱动芯片的ASIL等级分解进行展开。　　图中的Level 1、Level 2、Level 3指代EGAS三层架构中的应用层和监控层。　　在此案例中，驱动芯片的ASC功能，直接承担了高ASIL等级关断需求的一部分，因此其自身应继承相应的ASIL等级要求。这体现了安全概念和安全需求对芯片功能安全等级的直接影响。　　反之，通过合理的系统设计，例如冗余和跨组件的合理性校验，采用QM等级的组件同样可以实现高级别的安全目标。下图展示了一种目前行业内广泛使用的驱动电机相电流传感器监控方案：　　这是一个非常典型的通过采用多个QM传感器芯片，配合系统层级安全措施达到高ASIL等级的实例。硬件层面可以采取以下措施实现安全需求：　　U/V/W三相电流采样所使用的ADC0/ADC1/ADC2应为MCU内相互独立的ADC组.　　U/V/W三相电流信号的Level1和Level2采样要使用MCU内相互独立的ADC组　　U/V/W三相电流采样的Level1和Level2硬件采样电路应采用不同的设计参数　　U/V/W三相电流采样的硬件采样电路在Layout时应独立走线并注意包地等处理　　U/V/W三相电流采样的芯片建议采用不同供应商或不同原理的传感器以避免同质冗余　　……　　同步，软件层面采取以下安全机制，配合实现整体ASIL D的电流采样功能：　　可见，实现功能安全系统的路径并非单一。一方面，某些直接承担关键安全需求的芯片，必须具备相应的ASIL等级。另一方面，通过严谨的系统级安全概念定义与架构设计，结合必要的冗余和多层次诊断策略，成熟可靠的QM等级芯片完全可以在系统中承担特定角色，并在系统层面助力满足整体功能安全要求。　　因此，“选择ASIL芯片还是QM芯片”并非一个非此即彼的命题，其决策必须基于具体的系统安全概念、ASIL等级分解、目标芯片在架构中的具体职责及其复杂度进行综合权衡。这对开发团队提出了较高要求，不仅需要深入理解ISO 26262标准方法，还要能够准确推导安全需求与概念，并深刻理解芯片功能与系统架构之间的匹配关系。　　硬件要素评估：方法论与落地实践　　基于前文对系统级路径的探讨，芯片选型的决策需在具体的技术评估中落地。这引出了功能安全工程中的一个关键实践问题：如何对计划集成到安全相关系统中的各类硬件要素——尤其是并非专为功能安全设计的现成组件——进行符合性论证?　　例如，应用于VCU、OBC-DCDC、Inverter等安全关键系统中的CAN通信芯片、隔离接口、电流传感器芯片，其本身通常仅为QM等级。而ISO26262提出的硬件要素评估正是为解决这一挑战而提出的规范性方法。　　该方法的本质，是复用开发过程中的已有验证证据，其评估侧重点在于工作性能验证与系统性失效控制。它遵循“分而治之”的逻辑，即依据硬件要素的类别实施差异化评估策略，从而在确保安全的前提下，优化开发资源分配，提升工程效率。　　硬件要素分类及特点解析　　ISO 26262-8:2018将硬件要素根据其复杂度和内部安全机制的有无等条件分为三类，这一分类同时也反映了安全验证的难度。　　I类要素：简单无安全机制的硬件　　I类要素是最简单的硬件组件，其特点是运行状态极少且没有内部安全机制。这类要素的工作状态可以从安全角度充分表征、测试和分析，或者是直接通过查询行业标准得到，无需了解其实现细节和生产过程。　　典型实例包括：电阻、电容、二极管、晶体管、晶振以及NTC/PTC温度传感器等。对I类要素的评估要求最为宽松——只要集成后的硬件要素满足相关安全需求即可，通常不需要对要素本身进行独立评估。　　标准原文13.4.1.1 Classification of the evaluated hardware element　　The hardware element shall be classified as one of the following classes:　　a) Class I if:　　— the element has at the maximum a few states which can be fully characterized, tested and analysed from a safety perspective;　　— safety related failure modes can be identified and evaluated without knowledge about details of the implementation and the production process of the element; and　　— the element has no internal safety mechanisms which are relevant for the safety concept to control or detect internal failures.　　NOTE This does not include safety mechanisms that monitor properties outside of the element.　　II类要素：中等复杂度无安全机制的硬件　　II类要素具有少数几种运行状态，介于简单和复杂之间，但仍没有用于检测和控制要素内部失效模式的内部安全机制。　　标准原文The element has no internal safety mechanisms which are relevant for the safety concept to control or detect internal failures.　　NOTE This does not include safety mechanisms that monitor properties outside of the element.　　值得注意的是，II类器件可以具备针对要素外部参数的安全机制/诊断功能，换言之，这个参数不属于该II类器件本身。　　与I类要素的关键区别在于，II类要素需要依赖现有文档(如datasheet、user manual、application guide)从安全角度进行充分分析。这里对于分析的要求就明显上了一个台阶。　　标准原文b) Class II if:　　— the element has e.g. few operating modes, small value ranges, few parameters and can be analysed from safety perspective without knowing implementation details;　　— available documentation allows valid assumptions supporting evaluation of systematic faults by testing and analysis without knowledge about details of the implementation and the production process of the element; and　　EXAMPLE Datasheets, user manuals, application notes.　　II类要素的典型实例包括：电流传感器、运算放大器、ADC/DAC、CAN/LIN收发器、简单高低边驱动等，且以上要素不集成与安全概念相关的内部安全机制。对II类要素需要制定评估计划，通过分析和测试证明其工作性能，并记录评估证据。这可能会引起工程师对额外工作量的担忧，但事实上，硬件组件评估中的测试大多可复用已有的合规证据(如开发过程中进行的各层级硬件测试)，具体方法将在下一章节详细论述。　　III类要素：复杂且有内部安全机制的硬件　　III类要素是最复杂的硬件组件，具有多种运行模式和直接关联安全概念的内部安全机制。这意味着开发人员在不了解这类要素的实现细节情况下完全无法分析，因此评估要求最为严格。　　标准原文c) Class III if:　　— the element has e.g. many operating modes, wide value ranges or many parameters which are impossible to analyse without knowing implementation details,　　— sources for systematic faults can only be understood and analysed by knowledge about detailed implementation, the development process and/or the production process, or　　— the element has internal safety mechanisms which are relevant for the safety concept to control or detect internal failures.　　典型实例包括：MCU、带有内部安全机制的复杂栅极驱动、多通道PMIC、带内部安全机制的高精度磁编码器等。　　对于III类要素，标准建议优先采用符合ISO26262硬件开发流程的方法进行开发，而非依靠后续的评估方法进行论证。换句话说，这种情况下标准强烈建议采用带ASIL等级的硬件要素。　　标准原文13.4.4.1 Class III hardware elements should be developed in compliance with ISO 26262.　　NOTE This means that the “evaluation of class III elements” is not the preferred approach and therefore the next version of the hardware element is planned to be developed in compliance with ISO 26262.　　值得注意的是，在III类硬件要素评估中，标准特别强调需要论证系统性失效导致的风险足够低，而对随机硬件失效的关注则放在更高集成层面，通过系统级FMEDA计算去进行论证整体硬件架构与安全目标等级的符合性。　　标准原文13.4.4.3 Additional measures shall be provided to argue that the risk of a safety goal violation or the risk of a safety requirement violation due to systematic faults is sufficiently low.　　这一区别对待背后有着深刻的考量。这里就需要提到系统性失效与随机失效的区别。系统性失效往往来自于不良的开发或生产。常见例子包括：开发过程中的人为失误，需求规范错误、设计缺陷或生产问题。　　相比之下，随机硬件失效是由物理过程(如老化)导致的，其发生时间不确定但遵循概率分布。对于III类要素，由于其高度复杂性，因此对于开发过程、生产制造等环节均提出很高的挑战，每个环节都可能引入系统性缺陷。因此出现系统性失效的概率显著高于简单硬件组件。这也是标准对于III类要素评估特别关注系统性失效的原因所在。　　表：三类硬件要素的评估要求对比　　硬件要素评估　　测试要求与实例分析　　前述提到，对于II类和III类硬件要素，硬件要素评估需要通过测试和分析证明其工作性能符合安全需求。这些测试活动通常围绕两个维度展开。　　基本功能性能测试　　基本功能性能测试旨在确认硬件要素在特定工作环境下能否按预期工作并符合性能要求。这类测试关注的是硬件要素的固有性能，与具体安全需求无关，但为安全应用提供基础信心。　　对于一个具备成熟开发能力的零部件供应商或整车厂，通常在进行硬件电路开发时，均会进行硬件模块级别、集成级别、整机系统级别的测试，测试条件涵盖不同电压、不同温度、不同负载等等。分别以一个典型Class II和Class III要素举例测试应涵盖的项目(示例非穷尽)。　　Class II要素 - QM电流传感器　　供电电压精度　　三温下的零漂/静态精度/动态精度　　三温下的单板和整机响应时间　　整机采样精度(带软件算法)　　相间串扰　　其他　　Class III要素 - 功能安全PMIC/SBC　　三温下，不同唤醒源下的上、下电特性，包含电平/边沿唤醒有效性、电源输出、安全Pin正确置位和通信建立时间等　　三温下，不同供电电压下分别组合空载/轻载/重载/跳载条件下的各级Buck/LDO等电源输出精度，包括平均电压及纹波等　　三温下，各通道LDO的过欠压/过载保护的响应特性，包含其对应的安全状态输出　　三温下，芯片内部集成的CAN/LIN/SPI/MSC等通信接口的信号特性，包括高低电平、差分电平、上升下降时间、不同条件的抗短路特性等　　三温下，集成看门狗及关联Reset功能逻辑的故障响应正确性　　整机运行时，PMIC/SBC不同唤醒源下的上、下电特性，各主要功能输出的建立是否符合预期　　整机运行时，PMIC/SBC带实际负载的电源输出稳定性，包括平均值、纹波等等　　整机运行时，PMIC/SBC的通信接口输出是否符合预期，能否进行正确读写　　整机运行时，PMIC/SBC各安全机制的响应是否符合预期，是否能正确响应　　其他　　由此可见，芯片复杂度的提升，对测试验证工作的全面性提出了更高要求。对于具备成熟开发经验的公司，其制定的测试规范(Test Specification)通常已系统性地涵盖了各类验证场景与标准。因此，在开展评估时，完全可以优先利用这些现有的、成熟的测试证据，从而避免重复工作，显著提升效率。　　安全需求评估测试　　安全需求符合性测试旨在验证分配给特定硬件要素的具体安全需求。在功能安全开发中，高层级的安全需求会逐步分解并最终分配给到具体的硬件组件，这些分配的需求就是此类测试的验证目标。　　测试内容可能包括针对关联安全需求的诊断功能进行故障注入测试等，目的是确保该机制能够有效检测失效模式，并触发正确的系统响应。例如，上述提到的电驱系统冗余关断路径设计中，一种常见方案是采用数字隔离器(如纳芯微NSI82xx数字隔离器系列，属于Class II硬件要素)来传递来自逆变器低压侧的安全关断信号，给到驱动芯片副边的安全引脚(ASC PIN)来实现紧急关断。此时，该数字隔离器承担了一项关键的安全需求：当原边输入信号开路或原边供电丢失时，其副边输出必须为预设的高电平，以确保能可靠触发后续的紧急ASC，使系统进入安全状态。　　为验证此需求，需开展以下安全需求相关测试：　　硬件单元测试：　　正常功能测试，如隔离芯片传输时间、输入高低电平阈值、输出高低电平阈值等　　故障注入测试，如输入电阻开路、隔离芯片输入PIN开路、输入侧电源丢失，观察输出是否为默认高电平　　硬件集成测试：　　无低压KL30，只上高压，数字隔离芯片输出信号及冗余关断路径工作状态　　上下电时序测试，如原副边供电建立时间不一致，数字隔离芯片输出是否默认进入安全状态　　何种条件下强烈建议　　采用功能安全芯片　　通过上述的介绍，我们已经了解到功能安全是一个整体性概念。在进行芯片选型时，需要结合相关的安全功能和架构设计进行权衡。在强调实现系统功能安全的多种路径时，必须明确指出，在特定条件下，直接采用功能安全芯片是更优甚至必要的选择。这并非否定系统级设计的重要性，而是为了在效率、可靠性和成本之间取得最佳平衡。　　表-何种条件下建议采用功能安全芯片　　结论与展望　　本文旨在阐明，在功能安全系统中，选择功能安全芯片或QM等级芯片是取决于具体的系统安全概念与架构设计的结果。通过合理的系统级设计并结合ISO 26262的硬件要素评估方法，成熟可靠的QM芯片能够被安全地集成，并在系统层面满足安全要求。然而，这通常也会在系统级带来一定的额外开发代价，例如需要增加额外的硬件电路、引入新的软件监控机制，并提供充分的验证论据。因此，在实际开发中，Tier1与OEM的功能安全团队需进行多维度的审慎权衡，包括：目标ASIL等级、系统复杂度、开发成本、验证投入等，以选择最适配的整体解决方案。　　在芯片功能安全层面，纳芯微已建立起从管理体系到工程实践的完整能力框架，实现了从方法论到产品落地的成功闭环。纳芯微SafeNovo®产品组合覆盖传感器、信号链、电源管理，功能安全产品品类仍在持续拓展中，已发布的产品矩阵包括：　　ASIL D 隔离式栅极驱动 NSI6911F　　ASIL B 超声波雷达探头芯片 NSUC1800　　ASIL B 线性LED驱动 NSL21912/16/24FS　　ASIL B(D)ABS轮速传感器 NSM41xx　　深耕汽车模拟芯片，纳芯微始终将功能安全作为核心能力深度融入产品与技术布局。纳芯微已通过ISO 26262 ASIL D “Defined-Practiced”能力认证，建立起覆盖产品定义、开发到验证的完整工程体系,为客户提供从安全关键芯片到系统解决方案的完整支持。

关键词：

纳芯微

发布时间：2026-04-29 09:19 阅读量：274 继续阅读>>

上海雷卯丨器件级ESD vs系统级 ESD—— <span style='color:red'>硬件</span>工程师必懂

行业新闻

上海雷卯丨器件级ESD vs系统级 ESD—— 硬件工程师必懂

　　很多硬件工程师把HBM/CDM当成系统抗ESD 依据，导致整机过不了IEC 61000-4-2、现场死机、返修率高。　　本文一次性讲清：本质区别、失效风险、选型规则、设计步骤。　　简单来说，两者的关注点截然不同：　　器件级ESD保护：关注的是芯片在制造、组装环节的“存活率”。　　系统级ESD保护：关注的是整机设备在用户实际使用中的“生存能力”。　　它们在测试标准、方法和防护目标上有着天壤之别。　　核心一句话(必须背下来)　　器件级 ESD(HBM/MM/CDM)：保芯片生产不死　　系统级 ESD(IEC 61000-4-2)：保整机使用不挂　　两者不能互相替代!集成电路(IC)在其生命周期的任何阶段——从器件装配、PCB焊接到最终测试——都可能遭受静电放电(ESD)损伤。为了在生产过程中“活下来”，所有IC内部都集成了专门的ESD保护结构。　　为了模拟和评估这些制造环节的ESD风险，业界主要采用三种器件级模型：　　1、人体模型(HBM)：模拟人体携带静电后接触IC引发的放电事件。　　2、机器模型(MM)：模拟自动化生产设备等金属物体接触IC引发的放电事件。　　3、带电器件模型(CDM)：模拟IC自身因摩擦等原因带电后，引脚接触导体时发生的快速放电事件。　　这些模型都适用于受控的工厂环境。在这样的环境下，从装配到PCB焊接的每一步都需要严格的静电控制，以将IC承受的ESD应力降到最低。典型的IC能承受2kV的HBM应力，但随着器件尺寸不断微缩，部分小型器件的耐受电压已降至500V。　　系统级ESD：考验整机的“实战测试”　　虽然器件级模型在工厂里很管用，但它完全不足以应对真实世界。终端用户环境中的ESD事件，其电压和电流强度都远超制造环境。　　因此，业界采用国际标准IEC 61000-4-2定义的系统级ESD测试，来模拟真实使用条件下用户可能遇到的ESD冲击。这个测试的对象是完整的成品设备，目的是评估它在“实战”中的抗干扰能力。　　一句话概括：器件级测试(HBM、MM、CDM)的核心是保障IC在制造过程中的可靠性;而系统级测试(IEC 61000-4-2)的目标是评估成品设备在实际使用环境中抵抗ESD事件的能力。　　以下是详细的对比表格：维度器件级ESD (HBM, MM, CDM）保护系统级ESD(IEC 61000-4-2)保护核心目标保护芯片在制造、封装、运输、贴片过程中免受静电损伤。保护成品设备在用户日常使用中（如触摸、插拔、摩擦）免受静电放电干扰或损坏。测试对象独立的、未上电的芯片（IC）已组装完成的、通常处于上电工作状态的整机或系统。测试模型1. HBM (人体模型)2. CDM (充电器件模型)3. MM (机器模型，已较少使用)IEC 61000-4-2 标准模型（包含接触放电和空气放电）测试波形HBM：上升时间 25ns，脉冲宽度~150ns;CDM：上升时间 <400ps, 脉冲宽度 ~1ns;MM ：脉冲宽度 ~80ns 上升时间 0.7-1ns，第一个峰值电流极高（如8kV接触放电时达30A以上），脉冲总宽度约150ns典型电压等级HBM：（500V-2000V)CDM： (250-2000V)MM: (100-200V) 接触放电：±4kV, ±6kV, ±8kV空气放电：±8kV, ±15kV (最高可达±30kV)施加2 kV电压时的峰值电流（APK）HBM：1.33ACDM： 5A 7.5A电压冲击次数HBM：2CDM：2MM: 2 20防护策略芯片内部集成 ESD钳位结构板级应用：1. TVS二极管（最常用）2. 压敏电阻、气体放电管3. RC吸收电路、铁氧体磁珠4. 屏蔽、接地、绝缘设计成本和面积占用芯片面积，增加工艺复杂度，但无额外BOM成本。增加PCB面积和物料成本，但设计灵活，可针对高风险接口重点防护。典型应用场景裸片、封装好的芯片（在托盘/卷带中）。手机、笔记本电脑、汽车电子、工业控制接口（USB, HDMI, RS232等）。　　为什么不能混用?(几个致命原因)　　1. 电流和能量差异　　器件级：2kV HBM测试的峰值电流约1.33A。能量相对较小。　　系统级：2kV IEC接触放电的峰值电流约7.5A。能量比器件级高,5倍能量。如果用器件级防护(如芯片内部结构)去抗系统级静电，瞬间就会烧毁。　　2. 失效模式差异　　器件级：主要是物理损伤(烧熔、击穿)。测完如果参数正常，芯片就是好的。　　系统级：除了物理损伤，更头痛的是逻辑混乱。高速静电脉冲会耦合到内部总线、时钟线、复位线，导致CPU误触发、寄存器翻转、锁死。即使没有任何元件烧坏，设备也可能死机或重启。　　3. 电压尖峰上升时间差异　　器件级：HBM的规定上升时间为25ns。　　系统级：IEC模型的上升时间<1ns，其在最初3ns消耗掉大部分能量。如果HBM额定的器件需25ns来做出响应，则在其保护电路激活以前器件就已被损坏。　　4.电击次数不同　　两种模型在测试期间所用的电击次数不同。　　HBM仅要求测试一次正电击和一次负电击。　　IEC模型却要求10次正电击和10次负电击。可能出现的情况是，器件能够承受第一次电击，但由于初次电击带来的损坏仍然存在，其会在后续电击中失效。　　图1显示了CDM、HBM和IEC模型的ESD波形举例。很明显，相比所有器件级模型的脉冲，IEC模型的脉冲携带了更多的能量。　　(图1) 器件级和IEC模型的ESD波形　　常见误区澄清　　1.误区：“芯片引脚标注了±8kV HBM，所以直接接USB口没问题”　　这是最常见且危害最大的误区。根据技术文献的对比数据：　　即使电压数值相同(如8kV)，IEC标准的峰值电流也是HBM的5倍以上。此外，IEC标准的放电上升时间小于1ns(HBM为25ns)，能量更集中、破坏性更强。因此芯片内部的HBM防护结构完全无法承受IEC标准的ESD脉冲。　　2.误区：“系统级测试通过，说明芯片本身ESD很强”　　系统级ESD测试的对象是完整的成品设备(含外壳、PCB、TVS、屏蔽层等)，而不是裸芯片。系统级测试通过，可能得益于以下因素的共同作用：　　(1)PCB板级TVS管的分流　　(2)外壳的屏蔽和绝缘设计　　(3)接地路径的优化　　(4)多层板布局的寄生效应　　因此，系统级测试通过不能直接推导出芯片本身的ESD鲁棒性高。实际上，HBM/CDM测试才是评估芯片自身抗ESD能力的标准方法。　　3. 误区：“器件级HBM Class 3A (4000V) 比 Class 2 (2000V) 好在系统中更可靠”　　HBM等级与系统级可靠性之间的相关性很低。根据权威研究结论：　　(1)HBM与IEC 61000-4-2之间不存在直接相关性　　(2)CDM与IEC 61000-4-2之间也不存在直接相关性　　(3)系统级ESD性能更多取决于板级防护设计(TVS选型、布局、接地)，而非芯片自身的HBM等级　　不过需要补充一点：虽然相关性低，但HBM等级过低的芯片(如<500V)在制造和组装阶段就容易受损，这会间接影响系统可靠性。因此，不能完全忽视器件级ESD等级，只是不应将其作为系统级可靠性的预测指标。　　设计建议　　1、芯片选型时：关注芯片引脚说明中的 IEC 61000-4-2 等级(若有)，这代表该引脚内置了系统级防护。对于普通引脚，只关注HBM/CDM即可。　　2、板级设计时：　　对外接口(USB、音频、按键、SIM卡、天线触点)必须加系统级TVS。　　TVS的钳位电压应低于被保护芯片的绝对最大额定值。　　TVS应紧靠接口或紧靠被保护芯片，走线尽量短、直，减小寄生电感。　　3、测试顺序：建议先完成器件级ESD测试(在芯片未贴板前)，再贴板进行系统级IEC测试。如果器件级已损坏，系统级测试会失败得更惨烈。　　总结一句：最终总结(工程师极简版)　　器件级ESD = 保生产　　系统级ESD = 保现场　　芯片内部ESD ≠ 系统防护　　接口不加TVS，IEC 一定挂　　永远不要用HBM 去硬扛 IEC 静电枪!

关键词：

上海雷卯

发布时间：2026-04-17 09:39 阅读量：439 继续阅读>>

<span style='color:red'>硬件</span>工程师必知：电路原理图设计的十大核心准则

行业新闻

硬件工程师必知：电路原理图设计的十大核心准则

　　电路设计能否一次性通过测试，除了跟硬件工程师自身的专业理论有关，还包括对硬件项目设计的熟悉程度。比如对元器件原理、选型与使用，懂得绘制原理图、PCB设计、软件工具使用外，还要学会如何调试、优化电路，特别是在设计前期，对电路设计细节的把握，有一套自己的硬件设计思维，能让你设计电路的时间缩短，极大提高设计的成功率。以下是硬件工程师设计电路时，必须时时牢记的十项准则：　　一、电源是系统的血脉，要舍得成本，这对产品的稳定性和通过各种认证是非常有好处的。　　1、尽量采用∏型滤波，增加10uH电感，每个芯片电源管脚要接104旁路电容;　　2、采用压敏电阻或瞬态二极管，抑制浪涌;　　3、模电和数电地分开，大电流和小电流地回路分开，采用磁珠或零欧电阻隔开;　　4、设计要留有余量，避免电源芯片过热，攻耗达到额定值的50%要用散热片。　　二、输入IO记得要上拉;　　三、输出IO记得核算驱动能力;　　四、高速IO，布线过长采用33殴电阻抑制反射;　　五、各芯片之间电平匹配;　　六、开关器件是否需要避免晶体管开关时的过冲特性;　　七、单板有可测试电路，能独立完成功能测试;　　八、要有重要信号测试点和接地点;　　九、版本标识;　　十、状态指示灯。　　如果每次的原理图设计，都能仔细的核对上面十点，将会提高产品设计的成功率，减少更改次数，缩短设计周期。

关键词：

电路原理

发布时间：2026-02-03 16:57 阅读量：722 继续阅读>>

50个智能<span style='color:red'>硬件</span>产品研发术语通俗易懂速查手册

行业新闻

50个智能硬件产品研发术语通俗易懂速查手册

关键词：

硬件

发布时间：2025-09-22 16:17 阅读量：1062 继续阅读>>

行业新闻

电子元件基础图解：从电阻到芯片，硬件高手必备知识

　　无论是硬件DIY爱好者还是维修技术人员，你能够说出主板、声卡等配件上那些小元件叫做什么，又有什么作用吗?如果想成为元件(芯片)级高手的话，掌握一些相关的电子知识是必不可少的。　　譬如在检修某硬件时用万用表测量出某个电阻的阻值已为无穷大，虽然可断定这个电阻已损坏，但由于电脑各板卡及各种外设均没有电路图(只有极少数产品有局部电路图)，故并不知电阻在未损坏时的具体阻值，所以就无法对损坏元件进行换新处理。可如果您能看懂电阻上的色环标识的话，您就可知道这个已损坏电阻的标称阻值，换新也就不成问题，故障自然也就会随之排除。　　诸如上述之类的情况还有很多，比如元器件的正确选用等，笔者在此就不逐一列举了，下面笔者就来说一些非常实用的电子知识，希望大家都能向高手之路再迈上一步。注：下文内容最好结合图一和后续图片进行阅读。　　01电压，电流　　电压和电流是亲兄弟，电流是从电压(位)高的地方流向电压(位)低的地方，有电流产生就一定是因为有电压的存在，但有电压的存在却不一定会产生电流——如果只有电压而没有电流，就可证明电路中有断路现象(比如电路中设有开关)。另外有时测量电压正常但测量电流时就不一定正常了，比如有轻微短路现象或某个元件的阻值变大现象等，所以在检修中一定要将电压值和电流值结合起来进行分析。在用万用表测试未知的电压或电流时一定要把档位设成最高档，如测量不出值来再逐渐地调低档位。　　注：电压的符号是“V”，电流的符号是“A”。　　02电阻器　　各种材料对它所通过的电流呈现有一定的阻力，这种阻力称为电阻，具有集总电阻这种物理性质的实体(元件)叫电阻器(简单地说就是有阻值的导体)。它的作用在电路中是非常重要的，在电脑各板卡及外设中的数量也是非常多的。　　它的分类也是多种多样的，如果按用处分类有：限流电阻、降压电阻、分压电阻、保护电阻、启动电阻、取样电阻、去耦电阻、信号衰减电阻等;如果按外形及制作材料分类有：金膜电阻、碳膜电阻、水泥电阻、无感电阻、热敏电阻、压敏电阻、拉线电阻、贴片电阻等;如果按功率分类有：1/16W、1/8W、1/4W、1/2W、1W……等等。　　以上这些电阻都是常见的电阻，所以它们的阻值标称方法我们一定要知道，下面我就以电脑主机内各板卡上最为常见的贴片电阻为例介绍一下(其它的电阻标称方法同样)：贴片电阻的标称方法有数字法和色环法这两种。　　先说数字法，通常有电阻上有三个数字 XXX，前两个数字依次是十位和个位，最后的那个数字是 10 的 X 次方，这个电阻的具体阻值就是前两个数组成的两位数乘上 10 的 X 次方欧姆，如标有 104 的电阻器的阻值就是 100000 欧姆(即 100KΩ)、标有 473 的电阻器的阻值就是 47000 欧姆(即47KΩ);下面笔者再说一下色环法，这个标称方法是在所有电阻标称法中最普遍的(贴片外形的相对较少)，常见的色环通常有四个环，我们把金色或银色环定为最后的那一环，前三个环的颜色都对应着相应的数字，我们知道数字后就要用上面说的数字法读其阻值了，但我们一定要先知道什么颜色代表什么数字才行，所以我们一定要记住这样一个口诀——黑棕红橙黄绿蓝紫灰白，它们分别对应着0123456789，至于金色和银色分别表示 10-1 和 10-2，这两色在四色环电阻中只是标明误差值而已，故只要了解就行了。下面我同样举两个例子说明，以便理解记忆，如标有棕黑黄银色环的电阻器的阻值是 100000 欧姆(即 100KΩ)、标有黄紫橙金色环的电阻的阻值是 47000 欧姆(即 47KΩ)。　　还有一种五色环电阻，这种电阻都是一些阻值相对较小、精度相对比较高的电阻器，由于在电脑外设中也有应用，所以我也介绍一下：它是以金色或银色为倒数第二个环，前三个色环分别是百位、十位、个位，最后一个色环是误差值，这样的电阻器的具体阻值就是前三个色环代表的三个数组成的三位数乘上 10 的负 1 次方或负 2 次方欧姆，如标有棕紫绿银棕色环的电阻器的阻值是 1.75Ω。　　关于电阻的一些基础知识也就这么多了，只是在代换时还要注意电阻的功率，通常用 1/4 或 1/8 的电阻来代换贴片电阻是没什么问题的。　　注：采用数字法的贴片电阻器多为黑色，电阻在电路中的符号为“R”。　　03电容器　　除电阻器外最常见的就是电容器了，简单地讲电容器就是储存电荷的容器。对于电容的外形可能多数搞硬件的人都知道，所以笔者只简单说一说。常见的电容按外形和制作材料分类可分为：贴片电容、钽电解电容、铝电解电容、OS 固体电容、无极电解电容、瓷片电容、云母电容、聚丙稀电容。　　其中贴片电容在电脑主机内的各种板卡上最为常见，但只有少量的贴片电容才有标识，有标识的贴片电容的容量读取方法和贴片电阻一样，只是单位符号为 pF(1000000pF=1μF)，至于多数贴片电容为什么多数都没有标识，我想可能与其不易损坏不无关系。在电脑电源盒和彩显以及很多外设中有很多瓷片电容和各种金属化电容，所以笔者也要说一下，这样的电容都属于无极性电容。它们的容量标称方法和数字型电阻一样，只是有的电容会用一个“n”，这个“n”的意思是 1000，而且它的所处位置和容量值也有关系，如标称 10n 的电容的容量就是 10000pF(即 0.01μF)、标称为 4n7 的电容的容量就是 4700pF(即 4.7n)而并非是 47000pF，至于这两种电容的耐压值，都是在电容上标出来的，如 65V、100V、400V……等(只有少数不标，但通常也都在 65V 以上)。　　下面我再说一说铝电解电容器，它的特点就是容量大且成本低，所以被广泛应用在各板卡上和电源盒中以及绝大多数的外设中。有的厂家为了降低生产成本，所以采用了很多耐压值相对比较低的电容，比如给 5V 的电压用耐压 6.5V 的滤波电容。虽然也能用，但故障率却稍高了一些，再加上它的热稳定性不是很高，所以更换铝电解电容器是很平常的事。只是在更换时要用耐压值在实际电压 1.5 倍以上的电容器，而且还要注意正负极不能够接反，尤其是电源部分的电解电容更要注意这两点，否则就可能会发生电容爆裂事件。　　另外电容还有一个品牌问题，不同品牌的电阻只是误差值不一样而已，但不同品牌的电容就是寿命和质量的不同了，比如各种损耗和绝缘电阻以及温度系数的不同等。下面笔者就介绍几个比较好的品牌给大家：PHILIPS(飞利浦)、RubyconBLACK GATE(黑金钢)、Rubycon(红宝石)、ELNA、ROE、SOLEN、Nichicon、DECON、WIMA(此品 1μF 以上容量的电容非常贵)、RIFA、ERO，如果您实在认不好的话您只要记住凡是电容上有 C、D 两个字母(均为前缀)的电容都不要买，这样的电容都不是世界名厂生产的，甚至有些电容用在电脑板卡中可能还会造成不好的影响。这些电容只能用到对电容性能要求不是很高的产品中(比如用到 4 元钱一个的收音机中)，其在容量和其它一些性能指标上的误差非常大，就算是新出厂的产品也就能保证 4 年左右能有比较好的性能，所以根本就不能装到电脑配件中。　　注：贴片电容器多为灰色，电容在电路中的符号为“C”。　　04电感器　　电感是用线圈制作的，它的作用多是扼流滤波和滤除高频杂波，它的外形有很多种：有的像电阻、有的像二极管、有的一看上去就是线圈。通常只有像电阻的那种电感才能读出电感值，因为只有这种有色环，其它的就没有了。贴片电感的外形和数字标识型贴片电阻是一样的，只是它没有数字，取而代之的是一个小圆圈。由于电感的使用数量不是太多，故大家只要了解一下就行了。另外在一定意义上说各种变压器其实都是由电感器组成的。　　注：电感在电路中的符号为“L”。　　05二极管　　二极管属于半导体，它由 N 型半导体与 P 型半导体构成，它们相交的界面上形成 PN 结。二极管的主要特点就是单向导通，而反向截止，也就是正电压加在 P 极，负电压加在 N 极，所以二极管的方向性是非常重要的。　　从二极管的作用上分类可分为：整流二极管、降压二极管、稳压二极管、开关二极管、检波二极管、变容二极管;从制作材料上可分为：硅二极管和锗二极管。　　无论是什么二极管，都有一个正向导通电压，低于这个电压时二极管就不能导通，硅管的正向导通电压在 0.6V～0.7V、锗管在 0.2V～0.3V，其中 0.7V 和 0.3V 是二极管的最大正向导通电压——即到此电压时无论电压再怎么升高(不能高于二极管的额定耐压值)，加在二极管上的电压也不会再升高了。　　上面说了二极管的正向导通特性，二极管还有反向导通特性，只是导通电压要相对高出正向许多，其它的和正向导通差不太多。稳压二极管就是利用这个原理做成的，但由于这个理论说下去可能篇幅会太长，所以只做简介，您只要记住反向漏电流越小就证明这个二极管的质量越好，质量较好的硅管在几毫安至几十毫安之间、锗管在几十毫安至几百毫安之间。　　下面笔者再说一下不同的二极管的不同作用：彩显中有很多整流二极管，有四个整流二极管的作用是将 220V 的交流电变换成 300V 直流电，也就是最著名的整流桥电路，当然，有相当一部分彩显已将这四个二极管整合为一个硅堆了。不过无论是分立元件还是整合的，它们所使用的二极管都是低频二极管，但经过开关电源电路后输出的电压就要用开关二极管或快速恢复二极管了。这一点一定要记住，因为如果用低频二极管去对高频电压整流的话是会烧掉二极管的，甚至会烧坏其它元件。不过如果是将高频二极管用到低频电路中是没有问题的。另外二极管和电容一样是有耐压值的，所以只有耐压值高于实际电压的二极管才能放心使用。稳压二极管也很常见，它能将较高的电压稳定到它的额定电压值上，但是它的接法和二极管是相反的，因为它利用的是反向导通原理。　　注：二极管在电路中的符号为“VD”或“D”，稳压二极管的符号为“ZD”。　　06三极管　　三极管的作用是放大或开关或调节，它在电脑主机中为数不多，但在显示器以及一些外设中的数量就不是很少了。它可按半导体基片材料的不同分为 PNP 型和 NPN 型，看到这大家不难理解三极管就是二个二极管结合到了一起而已。但是在这里 P 和 N 已经不是单纯的正或负极的关系了，而是分为 B 极(基极)、C 极(集电极)、E 极(发射极)，无论是 PNP 型还是 NPN 型，B 极都是控制极，只是 PNP 型三极管的 B 极要用低于发射极的电压进行导通控制，而 NPN 型三极管的 B 极要用高于发射极的电压进行导通控制罢了。另外三极管也有最大耐压值和最大功率值的，所以要尽量避免小马拉大车的情怀发生，不然的话后果可能就会很严重了。　　注：三极管在电路中的符号是“VT”或“Q”或“V”。　　07电位器　　电位器也可理解成阻值可变的可调电阻，但它并不同于可变电阻，电位器的引脚都在 3 脚以上。电位器的作用主要是调节各种信号或电压的值，除了主机中的各板卡以外，它的使用还是很广泛的，从彩显到有源多媒体音箱几乎所有设备都有电位器的存在。在通常情况下，我们最好不要去动电路中的电位器(机外各种调节旋钮电位器除外)，尤其是电源部分的，因为很多值我们在手工条件下是根本无法调节到最佳值的。当然，如果是因为损坏而一定要更换时就另当别论了，但是也一定要选用同一规格的电位器且要把它调到和原电位器差不多的条件下再试机，这样做就可保险一些了。另外电位器的制作材料也是不尽相同的，大体上分三类：金属膜电位器、合成碳质电位器、金属-玻璃釉电位器。　　注：在电路中电位器的符号为“W”。　　08三端稳压块　　稳压块的作用是将电压进行降压处理并稳定为某一固定的值后输出，如三端稳压块 7805 可将小于 35V 的电压降成稳定的 5V 输出电压，它比只使用一只稳压二极管进行稳压的电路要好得多，成本也不是很高，所以应用还是很广泛的。　　常见的三端稳压块可分为正电压稳压块和负电压稳压块两种，正电压的有 78XX 系列、负电压的有79XX 系列，它们两个是不能互换使用的，所以大家在选用时不要弄混。当然，稳压块并非只有这两个系列，而且还有四端稳压块和五端稳压块，只是在电脑系统中这两个系列最为常见罢了;另外稳压块是有小、中、大功率之分的，在代换时不要用小功率的去代大功率的，但用大功率的去代换小功率的是没有任何问题的。　　至于品牌方面也是有所讲究的，有些质量不好的稳压块的稳压值和标称值的误差是很大的，甚至有些品牌的稳压块的热稳定性能非常不好，常常引发奇怪的故障。在笔者用过的多个品牌的稳压块中有四个品牌的质量和性能算是很好的，它们分别是：ST(意法)、AN(松下)、LM(美国国半)、MC(摩托罗拉)，它们具体的品牌可从型号的前缀中看出来。　　说到保险管可能有人会说：“这有什么可说的啊?不就是细铜丝嘛!”。其实不然，保险管也是很有讲究的，保险管分为直流保险管和交流延时保险管两种，而且还有电流保险和电压保险之分，它们也是不能互换使用的，不然就很可能起不到保险作用了，甚至有时会一开机就烧保险，保险管的熔断电流一般在用电器额定电流的 1.5～2 倍之间才能起到较好的保险作用，所以在发现保险管熔断后应尽量采用和原保险管熔断电流相差不多的新保险管代替;另外保险管也是有耐压值，所以大家要格外注意，不然可能会连烧保险管的。　　注：稳压块在电路中的符号是“IC”。　　09集成块　　集成块可以说是电脑系统中各部件的主要核心部分，除了一些随处可见的模拟信号处理集成块以外，如 CPU、RAM、ROM 和南、北桥芯片以及显卡芯片等均属于集成块范畴。虽然集成块的数量多，作用最重要，但它的故障率却是最低的，如果没有高电压的“袭击”、外围元件的严重短路现象，基本上是不会损坏的，而且就算是坏掉了，有些集成块也是很难更换的。有很多人一听要更换集成块就会说万一不小心是会将新集成块被静电击穿的，其实不是所有集成块都怕人体或烙铁上的静电的，只有低电压的　　小信号处理 COMS 型集成块是怕这种静电的，所以大家不必太过于担心。

关键词：

元件

发布时间：2025-09-18 15:47 阅读量：872 继续阅读>>

如何通过<span style='color:red'>硬件</span>电路优化降低ESD干扰

行业新闻

如何通过硬件电路优化降低ESD干扰

　　在电子电路系统设计中，工程师处理ESD有时候总觉得没有头绪，主要原因是ESD测试难以量化，每次测试的结果也会存在差异，所以凭感觉处理起来很‘玄学’。简单说起来就是ESD对系统内部存在干扰，但处理起来常常就是一团乱麻，监测不到ESD泄放路径。单从电路增加ESD防护设计维度有时候是无法达到目的，所以PCB设计是解决ESD防护问题中非常重要的一环，但必要时还是要配合ESD器件共同达到抑制的目的。　　无论是普通电路系统还是高速电路系统，对于EMC的处理都很有必要，今天就分享几个PCB Layout几个原则，可以大大减小EMC出现问题的概率。PCB布局的ESD防护思路是：敏感的信号或者电路远离静电放电测试点，信号环路面积最小化噪声耦合，降低参考地平面电位差保持信号参考电平稳定。图1.PCB Layout示意图　　如图1所示，PCB Layout设计建议参考　　1. 单层PCB设计时，设置良好的接地平面和电源平面，信号线尽可能紧靠电源平面层或接地平面，保证信号回流时的通路以最短，信号环路最小的原则。　　2. 多层PCB层叠设计必须保证比较完整的GND平面，所有的 ESD泄放路径直接通过过孔连接到这个完整的GND平面，其他层尽可能多的铺 GND。　　3. 在PCB四周增加地保护环路，关键信号(RESET/Clock等)与板边距离不小于 5mm，同时必须与布线层的板边GND铜皮距离不小于 10mils。　　4. 在电源和接地之间设计高频旁路电容，要求等效串联电感值(ESL)和等效串联电阻(ESR)越小越好　　5. 对于部分ESD 整改难度较大的IO，可将IO GND独立出来，与电源GND用磁珠连接，以防止ESD能量进入GND。　　另外，在PCB布局时做好敏感器件的保护、隔离，一些敏感模块如射频、音频、存储器可以添加屏蔽罩。但屏蔽罩的整体成本太高，ESD保护器件具有更好的性价比，但如何选用合适的ESD器件才是关键，配合PCB的线路设计达到防护目的。图2.ESD泄放路径避免能量进入保护电路　　放电事件通常通过接口(如连接线)或人工端口(如USB、音频)迫使电流 IESD (图2)迅速进入系统。使用ESD二极管保护系统免受ESD影响，取决于ESD二极管能否将 IESD 分流到地，在选用ESD器件时需要注意如下参数：　　1.工作电压 (VRWM)　　VRWM工作电压是指建议器件工作电压范围，应用电路最高电压超过该值时会导致漏电流增大，从而损坏器件和影响系统运行。建议电路应用电压≤ ESD 器件的工作电压VRWM。　　2.结电容(Cj)　　ESD器件与信号并联使用，而ESD半导体设计时的寄生电容，对于高速信号应最大限度地减小结电容Cj以保持信号完整性。　　3. IEC 61000-4-2等级(Contact discharge/ Air discharge)　　IEC61000-4-2等级体现器件在接触放电和空气放电的稳健性。接触放电是指用静电枪向ESD器件放电时该器件可承受的最大电压。空气放电是指使用静电枪空气间隙向ESD器件放电时该器件可承受的最大电压。　　4.ESD器件通道数　　ESD器件有单通道和多通道不同封装类型。多通道是内部集成多个单通道器件，根据应用需求，多通道器件可实现更小尺寸方案并节省PCB空间，当然，单通道器件可提供更高的设计灵活性。　　5.单向与双向　　双向ESD器件可同时具有正负工作电压的电路中(±3.3V等)，因此，双向ESD器件可支持数据信号在正负电压之间切换的接口(如模拟信号/RS233等)。单向ESD只有工作在正电压范围，但具有更好的负钳位。　　6. 钳制电压(Vc)　　钳制电压表示瞬态脉冲下作用于ESD器件时2端的压降，钳制电压越低意味能更好的保护后级的电子元件。瞬态测试包含静电和浪涌，不同测试条件下钳制电压不同，选型前确认具体测试需求和后级极限损坏电压，保证器件选型的合理性　　综上，要想从PCB布局+ESD二极管实现最好的静电防护，很大程度上需要从整机系统上优化设计。因为设计人员无法控制 IESD，所以降低对地阻抗是将钳制电压最小化的主要方法。设计建议如下(图3)。图3.ESD二极管PCB优化建议

关键词：

电路

发布时间：2025-08-25 13:09 阅读量：933 继续阅读>>

广和通AI能力与产品升级，助力智能<span style='color:red'>硬件</span>企业拥抱AI新时代

行业新闻

广和通AI能力与产品升级，助力智能硬件企业拥抱AI新时代

　　随着人工智能(AI)浪潮重塑全球产业格局，无线通信与AI的融合正加速推动AIoT迈入智能化新阶段。多元化的智能应用场景日益增长，对性能、功耗与成本提出更高要求。作为全球领先的无线通信模组与AI解决方案提供商，广和通(Fibocom)正通过AI平台化思维重构核心能力，推动AI与通信深度融合，为行业智能化升级注入新动能。　　广和通CEO应凌鹏表示：“过去通信模组的核心价值是‘连接’，如今我们看到AI能力正快速向终端扩展，让模组演变为具备计算、感知与决策能力的‘智能中心’。‘端云协同’正是AI与通信融合的价值体现，模组的角色正在被重新定义。”　　软硬协同，广和通全栈式解决方案驱动万物智联　　依托在无线通信、AI技术以及软硬件协同方面的深厚积累，广和通积极布局边缘计算节点，推动终端AI化进程。公司发布“AI For X”，围绕全方位AI能力、产品矩阵、行业解决方案及生态协同，赋能多行业从“万物互联”迈向“万物智联”。　　在AI应用与技术落地方面，广和通聚焦智能机器人、自动驾驶、工业控制、智慧零售等多个垂直场景，提供灵活的AI解决方案。针对轻量级AI需求，公司推出搭载语音与视觉交互能力的大模型解决方案，适用于AI玩具、智能音箱等智能设备的升级;而在端侧AI方面，广和通“星云系列”、“天擎平台”等方案支持将大模型部署至设备端，显著降低时延与功耗，提升实时响应与用户体验。　　广和通全栈式解决方案涵盖AIoT模组、AI模型、智能体、全球资费及云服务，广泛应用于智能机器人、消费电子、低空经济、智能驾驶、智慧零售、智慧能源等行业，助力客户加速数智化转型。所有解决方案基于“软硬融合、全栈协同”的理念构建，进一步巩固了广和通在AIoT平台领域的领先地位。　　AI + 垂直场景，加速终端智能化落地　　近年来，广和通积极布局智能机器人领域，旗下自研的具身智能开发平台Fibot，集成AI算法、IoT连接与自动化控制，成功助力多家国际一线机器人品牌实现产品智能升级。值得一提的是，广和通于2025年发布全球首款“纯视觉”智能割草机方案，完全不依赖物理边界或基站辅助，仅通过机器视觉与AI算法实现精准导航与避障，开创“感知即行动”的新路径。　　应凌鹏指出：“‘纯视觉’不仅是一次技术创新，更预示着智能设备发展的未来方向。”该方案已在多个欧洲国家上市，并荣获德国权威媒体Heimwerker五星满分测评，充分展现广和通AI技术的实用性与全球竞争力。　　同时，广和通也深耕5G FWA场景，推出融合AI算力与通信能力的“天擎平台”，重新定义FWA终端价值。该平台具备本地AI推理、多任务并发与设备协同能力，可作为智能家庭、远程办公、影音处理等边缘应用的“超级智能体”核心枢纽，助力运营商从“流量提供者”向“智能服务提供者”转型。　　通过“算法 + 算力”的双轮驱动战略，广和通正持续推动AI垂直场景的落地进程，展现出其从通信模组供应商向AI解决方案领导者转型的坚定步伐与前瞻布局。　　直面挑战，构建AI融合的可持续路径　　在终端AI化加速发展的趋势下，广和通洞察背后的关键挑战，并提出系统化应对策略。　　首先，针对数据安全与隐私保护，广和通从产品设计阶段贯彻“数据最小化”原则，强化本地处理能力，降低数据泄露风险，增强用户信任感;其次，面对低功耗应用场景，公司推出兼具高性能与低能耗的AI硬件方案，从芯片架构到算法层层优化，实现资源调度最优;此外，在算力资源与生态协同方面，广和通打造开放灵活的协同平台，推动客户与合作伙伴共享AI技术红利，加速多样化应用落地。　　应凌鹏强调：“我们坚持长期主义，围绕商业价值与规模化应用，聚焦端侧AI解决方案，稳步推进AI与通信的融合落地。模组作为最贴近终端的数据入口，未来也将成为AI能力释放的关键出口。”　　站在AI浪潮的十字路口，广和通将持续以AI为引擎，提供智能化底层支撑，携手全球伙伴推动AIoT产业迈向新阶段的飞跃发展。

关键词：

广和通

发布时间：2025-05-21 10:02 阅读量：1041 继续阅读>>

一文了解嵌入式<span style='color:red'>硬件</span>设计的几个注意事项

行业新闻

一文了解嵌入式硬件设计的几个注意事项

　　嵌入式设计是个庞大的工程，今天带您了解一下硬件电路设计方面的几个注意事项。首先，咱们了解下嵌入式的硬件构架。　　我们知道，CPU是整个系统的灵魂，所有的外围配置都与其相关联，这也突出了嵌入式设计的一个特点硬件可剪裁。在做嵌入式硬件设计中，以下几点需要关注。　　1. 电源的确定　　电源对于嵌入式系统中的作用可以看做是空气对人体的作用，甚至更重要：人呼吸的空气中有氧气、二氧化碳和氮气等但是含量稳定，这就相当于电源系统中各种杂波，我们希望得到纯净和稳定符合要求的电源，但由于各种因素制约，只是我们的梦想。这个要关注两个方面：　　a、电压　　嵌入式系统需要各种量级的电源比如常见的5V、3.3V、1.8V等，为尽量减小电源的纹波，在嵌入式系统中使用LDO器件。如果采用DC-DC不仅个头大，其纹波也是一个很头疼的问题。　　b、电流　　嵌入式系统的正常运行不但需要稳定足够的电源，还要有足够的电流，因此在选择电源器件的时候需要考虑其负载，一般留有30%的余量。　　如果是多层板，电源部分在layout的时候需电源分割，这时需要注意分割路径，尽量将一定量的电源放置在一起。如果是双面板，则走线宽度需要注意，在板子允许的情况下尽量加宽。合适的退耦电容尽量靠近电源管脚。　　2. 晶振的确定　　晶振相当于嵌入式系统的心脏，其稳定与否直接关系其运行状态和通讯性能。常见的振有无源晶振，有源晶振，首先要确定其振荡频率，其次要确定晶振类型。　　a、无源晶振　　其匹配电容和匹配电阻的选择，这部分一般依据参考手册。在单片机设计中，经常使用插件晶振配合瓷片电容。在ARM中，为了减少空间和便于布线，经常使用四角无源晶振配合贴片电容。虽然我们对于固定晶振的匹配电路比较熟悉，但是为了达到万无一失，还是要看参考手册确定电容大小，是否需要匹配电阻等细节。　　b、有源晶振具有更好的更准确的时钟信号，但是相比之下，比无缘晶振价格高，因此这也是在硬件电路设计中需要关注的成本。在做电路板设计时需要注意晶振走线尽量靠近芯片，关键信号远离时钟走线。在条件允许的情况下增加接地保护环。如果是多层板，也要讲关键信号远离晶振的走线。　　3. 预留测试IO口　　在嵌入式调试阶段，在管脚资源丰富的情况下，我通常预留一个IO口连接led或者喇叭，为下一步软件的编写做铺垫。在嵌入式系统运行过程中适当控制该IO接口，从而判断系统是否正常运行。　　4. 外扩存储器　　一个嵌入式系统如果有电源、晶振和CPU，那么这就是我们熟悉的最小系统。如果该嵌入式系统需要运行大点的操作系统，那么不但需要CPU具有MMU，CPU还需要外接SDRAM和NANDFLASH。　　如果该cpu具有SDRAM和NANDFLASH控制器，那么在硬件设计上不用过多的考虑地址线的使用。如果没有相关的控制器，那么需要注意地址线的使用。　　这部分在LAYOUT的时候是一个重点，究其原因就是要使相关信号线等长以确保信号的延时相等，时钟和DQS的差分信号线走线。在布线的时候各种布线技巧需要综合使用，例如与cpu对称分布，菊花链布线、T型布线，这都需要依据内存的个数多少来进行选择，一般来说个数越多，布线越复杂，但是知道其关键点，一切迎刃而解。　　5. 功能接口　　一个嵌入式系统最重要的就是通过各种接口来控制外围模块，达到设计者预设的目的。常用的接口有串口(可用来连接蓝牙，wifi和4G等模块)，USB接口、网络接口、JTAG接口、音视频接口、HDMI接口等等。　　由于这些接口与外部模块连接，做好电磁兼容设计是重要的一项工作。除此之外，在LAYOUT的时候注意差分线的使用。　　6. 屏幕　　这个功能之所以单独列出来，是由于其可有可无。如果一个嵌入式系统只是作为一个连接器连接外围设备模块，通过相关接口连接到电脑主机或者直接挂在网络上，那么屏幕就不需要了。　　但是如果做出来的是一个消费类产品，与用户交互频繁，这就不得不唠叨几句。电容屏幕是嵌入式屏幕的主要部件，在电路设计中需要注意触屏连接线和显示屏连接线的布局。　　在走线的过程中尽量短的靠近主控cpu，同时注意配对信号走差分线，RGB控制信号走等长。各种信号走线间距遵循3W规则，避免相互干扰。在屏幕的设计中，一定要确保功率和防止干扰，以防屏幕闪屏和花屏现象的出现。

关键词：

嵌入式硬件设计

发布时间：2025-05-14 09:13 阅读量：944 继续阅读>>

<span style='color:red'>硬件</span>工程师应记住的10大软件技巧

行业新闻

硬件工程师应记住的10大软件技巧

　　嵌入式系统设计不仅需要了解硬件，还需了解软件是如何影响硬件并与硬件进行交互的。设计硬件所需的范式可能与设计软件完全相反。当从硬件设计转向包含软件的设计时，硬件工程师应牢记以下十个技巧。　　01流程图第一，实现第二　　当工程师首次迈入软件开发领域时，会有一种强烈的诱惑力促使他们立刻投入工作并开始写代码。这种做法就好比在电路逻辑图还未完成前就试图设计印刷电路板(PCB)。在着手开发软件时，抑制一上来就想写代码的冲动至关重要，应首先用流程图制定一个软件架构图。这样的方法会使开发人员对应用所需的不同部分与组件形成一个概念，就像电路逻辑图可以告诉工程师需要哪些硬件元件一样。这样可确保程序整体建立在良好的组织和深思熟虑之上，减少程序调试时间，从长期看，这样做还可以节省时间、省去麻烦。　　02使用状态机控制程序流程　　状态机是20世纪最伟大的软件发明之一。一个应用程序往往可被分为多个状态机，每个状态机都控制该应用程序的特定部分。这些状态机都拥有自己的内部状态和状态转换，从中可看出软件如何与各种激励相互作用。用状态机来设计软件，可简化软件的开发，使之模块化、可维护，并易于理解，相关文章请移步此处:谈谈单片机编程思想——状态机。现在已经有多种资源来演示状态机理论和算法。　　03避免使用全局变量　　在函数式编程的年代，函数要先于形式，程序员的唯一目标是尽可能地让程序按预期方式快速运行，而不用考虑程序结构或可重用性。这种编程范式会毫无顾虑地使用全局性变量，程序中的任何函数都可能修改它。其结果就造成了变量被破坏的几率增加或变量被误用。在新推荐的面向对象的范式中，应在最小的范围内定义变量并封装它们，以防止其他函数的误用或破坏。因此，建议限制使用全局变量的数量。在C语言中可用外部关键字标识这些变量。　　04充分利用模块化特性　　无论问哪一名工程师，项目的哪部分最有可能延迟交付并超出预算，答案都是软件。软件往往是复杂的，且难以开发和维护，尤其是当整个应用都存在于单个文件或松散关联的多个文件中时。为了改善可维护性、可重用性及复杂性，强烈建议程序员充分利用现代编程语言的模块化特性，将常用功能分解成模块。以这样的方式分解代码，程序员就能着手建立函数与特性库，然后在一个接一个的应用中重用它们，从而通过连续测试而改善代码质量，同时也减少了开发时间，降低了开发成本。　　05保持中断服务例程的简单性　　中断服务例程用来中断处理器对当前代码的执行，而去处理刚刚触发中断的外围设备。无论何时执行中断，都需要一定的开销，用于保存当前程序的状态并运行中断，然后将处理器回归原程序状态。现代处理器要比多年前的处理器快得多，但仍需要考虑此花销。一般情况下，程序员都想把中断运行时间降至最低，以避免干扰主代码。这意味着中断应该短而简单。中断中不应调用函数。此外，如果中断变得过于复杂或耗时，那么就应该只在必要时利用中断做最少量的工作，例如，将数据载入缓冲区并设置一个标志，然后让主代码处理输入的数据。这样做可保证大多数处理器的时间用于运行应用，而不是处理中断。　　06使用处理器示例代码进行测试　　设计硬件时，构建原型测试电路总是有益的，这样可确保工程师对电路有正确的理解，然后再做电路板布局。这在设计软件时也同样适用。硅片制造商通常都有示例代码，可用来测试微处理器的各个部分，这样工程师们就可判定该部分的工作情况。此方法使人们明确知道应该如何设计软件体系架构，以及可能碰到的任何问题。在设计初期了解可能存在的障碍，比在产品交付前的最后几小时才发现它们要好得多。这是预先测试一段代码的好方法，但需提醒的是，制造商代码往往不是模块化的，要经过彻底的修改才可用于实际应用。随着技术的进步，也许某一天芯片供应商会提供可用于生产的代码。　　07限制功能复杂度　　工程学中有一个旧词叫“KISS”——保持简单和直接。无论在处理何种复杂的工作时，最简单的方法就是把它分解为更小、更简单、更易处理的任务。随着工作或功能变得越来越复杂，人们要准确无误地记录所有的细节也变得更困难。在写一个函数时，其复杂度在当时看似适中，然而还必须考虑到，6个月后当工程师进行维护时，还需要查看代码。测量函数复杂度(如循环复杂度)的方法很多，现在已经有工具可以自动计算某个函数的循环复杂度。由经验可知，函数的循环复杂度保持在10以下是最理想的。　　无论在处理何种复杂工作时，最简单的方法就是把它分解为更易处理的任务。　　08使用源代码存储库并频繁提交代码　　人都是会犯错误的，写代码时也会犯错。这就是为什么开发人员使用源代码存储库是如此重要。源代码存储库可使开发人员“存入”一个好的代码版本，并描述对该基础代码所做的修改。这不仅使开发人员可以复原或追溯到的旧版代码，还可以比较旧版代码之间的不同。如果开发人员做的一系列修改破坏了系统，只需点击一下即可恢复好代码版本!请谨记，如果不频繁提交代码，存储库就不会达到预期目的。如果做了不可修复的改变，过两周才提交代码再恢复的话，就会造成大量工作和时间的损失!　　09代码注释　　在紧张的软件开发中，开发人员很容易把注意力集中在编写和调试代码上，而忽略做详细的注释。在压力之下，注释工作往往拖到最后，因为开发人员认为这是最后的一件事。然而，趁代码在你脑中记忆犹新时就做注释是至关重要的，这样做可使其他开发人员或以后你自己读懂注释，理解代码是如何工作的。　　10使用Agile开发流程　　无论做何种类型的工程设计，都建议先设定并遵守某种流程，以便质量和成本都保持稳定的并能按时交付。软件开发人员已成功使用Agile开发流程开发高质量软件，这一流程可按任务的优先顺序做开发。优先级别最高的任务在指定的时间内首先完成，这被称为迭代。这种方法的好处是可以使软件开发流程保持顺畅，还可以根据结果和客户的需要，使需求和任务适应每一次迭代并做相应的修改。

关键词：

软件技巧

发布时间：2025-05-06 17:56 阅读量：999 继续阅读>>

型号	品牌	询价
CDZVT2R20B	ROHM Semiconductor
MC33074DR2G	onsemi
TL431ACLPR	Texas Instruments
RB751G-40T2R	ROHM Semiconductor
BD71847AMWV-E2	ROHM Semiconductor

型号	品牌	抢购
BP3621	ROHM Semiconductor
ESR03EZPJ151	ROHM Semiconductor
BU33JA2MNVX-CTL	ROHM Semiconductor
STM32F429IGT6	STMicroelectronics
IPZ40N04S5L4R8ATMA1	Infineon Technologies
TPS63050YFFR	Texas Instruments

PART	数量*	目标价格
	数量最小起订量: 1	目标价格 $ 如不确定，可不填
备注

联系电话 *	姓名
公司
邮箱地址